• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1990003003A1
    申请号:PCT/JP1989/000854
    申请日:1989-08-22
    公开日:1990-03-22
    发明作者:Yutaka Muraoka
    申请人:Fanuc Ltd；
    IPC主号:G06F13-00
    专利说明:
    [0001] 明 細 割り込み制御方法 技 術 分 野
    [0002] 本発明はマルチ · プロセ ッ サ システムにおける割り込み制 御方法に関し、 特に各スレーブプロセッサが平等にシステム バスを専有できるようにした割り込み制御方法に関する。 背 景 技 術
    [0003] 数値制御装置あるいは Uボッ ト制御装置等では、 多数の軸 を高速に制御するために複数のプロセッサを使用するマルチ - プロ セ ッ サ システムが使用されている。
    [0004] 特に数値制御装置あるいはロボッ ト制御装置等では、 メ イ ンプロセッサが制御すべき各軸に共通なデータ、 例えば軸移 動パルス等を共有メモ リに書き込み、 これらを読み取るため に各軸を制御するスレーブプロセ ッサが同時に共有メモ リに アクセスする。 このような場合、 各ス レーブプロセッサが平 等にシステムバスを使用できるように、 バス調停回路等が設 けられている。
    [0005] しかし、 各ス レーブプロセッサが同時に共有メモリにァク セス しょうとすると、 結局システムバスの使用権が競合し、 ス レーブプロセッザの一部は待ち時間が増加し、 全体として の処理速度が低下する。 例えば、 ス レーブプロセッサの数を rn、 共有メ モ リ を 1 ワ ー ド分読み取る時間を て a、 n ワー ド 分のデータを読み取るとすると、 最も条件の悪いス レーブプ ロセッサがバスの使用権を獲得できるまでの時間は、
    [0006] ( 1 / 2 ) m ( m + 1 ) - n ♦ r a
    [0007] で表すことができる。
    [0008] 発 明 の 開 示
    [0009] 本発明はこのような点に鑑みてなされたものであり、 各ス レーブプロセッサが平等にシステムバスを専有できるように した割り込み制御方法を提供することを目的とする。
    [0010] 10 本発明では上記課題を解決するために、
    [0011] マルチ · プロセッサシステムにおける割り込み制御方法に おいて、 周期的に割り込み信号を発生し、 前記割り込み信号 を各スレ一ブプ口セ ッ サがシステムバスを専有する時間分問 隔をおいて前記各スレーブプロセッサに割り込み信号が到達 するようにしたことを特徴とする割り込み制御方法が、
    [0012] 提供される。
    [0013] ス レーブプロセ ッサがシステムバスを専有する時間はある 程度決まっており、 この時間を予め求めておいて、 その時間 分間隔をおいて割り込み信号が到達することによって、 各ス レーブプロセッサは平等にバス使用権を獲得することができ る 図 面 の 簡 単 な 説 明
    [0014] 第 1図は本発明の割り込み制御方法を実施するためのマル チ · フ。口セ ッ サシステムのブロ ッ ク図、 第 2 図は各ス レ一ブプロセ ッ サのシステムバスの使用状態 を示すタ イ ムチ ヤ 一 トである。 発明を実施するための最良の形態 以下、 本発明の一実施例を図面に基づいて説明する。
    [0015] 第 1図に本発明の割り込み制御方法を実施するためのマル チ . プロ セ ッ サ システムのブロ ッ ク図を示す。 こ こでは、 マ ルチ ♦ プ^セ ッ サ システムと して数値制御装 Kを例にして説 明する。 図において、 1 0 はタ 3イマモジュ ールであり、 内部 にタイマ 1 1 を有する。 1 2 は割り込み信号ラ イ ンであり、 1 3 はマルチバスで構成され tいるシステムバスである。
    [0016] 2 0 はメ ィ ンプロセ ッ サ · モジュ ールであり、 内部にメ ィ ンプロ セ ッ サ 2 1 、 共有 R A M 2 等を有する。 これ以外の 内部の要素は省略してある。
    [0017] 3 0、 4 0及び 5 0 はス レーブプ π セ ッ サ ' モジュ ールで あり、 各モ ジ ュ ールは同じ構成であるので、 ス レーブプロセ ッサ - モジュ ール 3 0についてのみ説明する。 3 1 はス レ一 ブプロセッサであり、 3 2 は遅延回路であり、 割り込み信号 ラ イ ン 1 2に接続されている。 その他の R A Mあるいは R O M等は省略してある。
    [0018] 次に割り込み制御方法について説明する。 タイマ 1 1 は一 定時間毎に割り込み信号 T I を出力し、 これは割り込み信号 ラ イ ン 1 2 を通して、 メ イ ンプロセ ッ サ · モジュ ール 2 0、 ス レーブプロセ ッ サ · モジュ ール 3 0、 4 0及び 5 0 に送ら れる；， メ イ ンプロセッサ 2 1 はこの割り込み信号 T I によって、 数値制御装置の各軸の移動指令等のデータを共有 R A M 2 2 に書き込む。 各ス レーブプロセッサ 3 1 、 4 1及び 5 1 はこ - の共有 R A Mのデータを読み込むが、 それは以下のようにし て行われる。
    [0019] まず、 スレーブプ口セッサ ' モジュール 3 0の遅延回路 3 2の遅^時間はほぼ 0 とする。 従って、 メ イ ンプロセッサ 2 1がデータを共有 R A M 2 2に書き込むと、 直ちにそのデー タを読み込む。 次に遅延回路 4 ジの遅延時間は
    [0020] n - τ a + a
    [0021] とする。 ここで、 て aは各ス レーブプロセッサが共有 R A M 2 2のデータ 1 ワードを読み込む時間、 nはワー ド数、 "は マージンであり、 η · て aの約 3 0 %程度である。 従って、 ス レーブプ π セ ッ サ 3 1 が必要なデータを読み取つた後に、 割り込み信号はス レーブプロセッサ 4 1 に到達する。 同様に、 スレーブプロセッサ ' モジュール 5 0の遅延回路 5 2の遅延 時間は、
    [0022] 2 n · て a +
    [0023] とする。 ここで、 は前述のマージンひ とほぼ同じ値であり、 少し余裕を持たせる。 これによつて、 ス レーブプロセッサ 4 1のデータの読み込みが柊了した時に、 割り込み信号が遅延 回路 5 2からス レーブプロセッサ 5 1 に到達する。
    [0024] 上記説明した各ス レーブプロセ ッサのシステムバスの使用 状態、 すなわち共有 R A Mを読み込む状態のタ イ ムチャー ト 図を第 2図に示す。 図において、 T I はタイマ 1 1 からの割 り込み信号である。 図に表すように、 各ス レーブプロセッサ は競合することなく、 必要な時刻に必要な時間をバスを専有 して、 共有 R A M 2 2のデータを読み込むことができる。 こ . の結果、 システムバス調停のための処理、 システムバスの使 用要求の待機時間等の無駄時間がなくなり、 また各スレーブ プロセッサが平等にシステムバスを使用することができる。 なお、 上記の説明ではメ イ ンプロセッサ 2 1がデータを共 有 R A M 2 2 にデータを書き込む時間は 0で説明したが、 実 際にはその時間を考慮する必要がある。 具体的には遅延回路
    [0025] 3 2にその時間分の遅延時間を持たせる必要がある。 また、 ス レーブプロセッサ . モジユ ールは 3個で説明したが、 この 数は単なる例であり、 任意のス レーブプロセッサ · モジュ一 ルに適用することができる。
    [0026] 以上説明したように本発明では、 各ス レーブプロセッサ ♦ モジュールに割り込み信号が一定時間ごとに間隔をおいて到 達するようにしたので、 各ス レーブプロセッサはシステムノペ' ス上の競合を起こすことなく、 平等にシステムバスを使用す ることができ、 システムバスの調停等の処理が不要となり、 システムバスの待ち時間も少なくなる。
    权利要求:
    Claims請 求 の 範 囲
    1 . マルチ · プロセ ッ サシステムにおける割り込み制御方 法において、
    周期的に割り込み信号を発生し、
    前記割り込み信号を各スレーブプロセッサがシステムバス を専有する時間分間隔をおいて、 前記各スレーブプロセッサ に割り込み信号が到達するようにしたことを特徴とする割り 込み制御方法。
    2 . 前記マルチ · プロセ ッ サシステムは数値制御装置ある いは πボッ ト制御装置であることを特徴とする特許請求の範 囲第 1項記載の割り込み制御方法。
    3 . 前記.割り込み信号は各スレーブプロセ ッ サュニッ ト内 の遅延回路によってずらすようにしたことを特徴とする特許 請求の範囲笫 1項記載の割り込み制御方法。
    4 . 前記遅延回路の時間は前記各スレ―ブプ πセッサがシ ステムバスを専有する時間に一定許容値を加えた時間とした ことを特徵とする特許請求の範囲第 1項記載の割り込み制御 方法。
    类似技术:
    公开号 | 公开日 | 专利标题
    US4698753A|1987-10-06|Multiprocessor interface device
    US4920486A|1990-04-24|Distributed arbitration apparatus and method for shared bus
    KR100431107B1|2004-05-20|데이타전송 제어방법과 이것에 사용하는 주변회로, 데이타프로세서 및 데이타 처리시스템
    EP0535821B1|1997-11-26|Method and apparatus for dynamically steering undirected interrupts
    US5878279A|1999-03-02|HDLC integrated circuit using internal arbitration to prioritize access to a shared internal bus amongst a plurality of devices
    US4754398A|1988-06-28|System for multiprocessor communication using local and common semaphore and information registers
    US4831523A|1989-05-16|Multiple DMA controller chip sequencer
    US6671761B2|2003-12-30|Bus system
    US5265212A|1993-11-23|Sharing of bus access among multiple state machines with minimal wait time and prioritization of like cycle types
    US4604500A|1986-08-05|Multiprocessing interrupt arrangement
    US4674033A|1987-06-16|Multiprocessor system having a shared memory for enhanced interprocessor communication
    US4969120A|1990-11-06|Data processing system for time shared access to a time slotted bus
    US4473880A|1984-09-25|Arbitration means for controlling access to a bus shared by a number of modules
    US4935868A|1990-06-19|Multiple port bus interface controller with slave bus
    JP2593146B2|1997-03-26|データハブ
    US5506989A|1996-04-09|Arbitration system limiting high priority successive grants
    US5253347A|1993-10-12|Centralized arbitration system using the status of target resources to selectively mask requests from master units
    US5021950A|1991-06-04|Multiprocessor system with standby function
    EP0166272B1|1992-01-15|Processor bus access
    US6892266B2|2005-05-10|Multicore DSP device having coupled subsystem memory buses for global DMA access
    US7350026B2|2008-03-25|Memory based cross compare for cross checked systems
    US4320467A|1982-03-16|Method and apparatus of bus arbitration using comparison of composite signals with device signals to determine device priority
    DE19580707C2|2003-10-30|PCI-ZU-ISA-Interrupt-Protokoll-Konverter und -Auswahlmechanismus
    EP0369264B1|1994-06-01|Multiprocessor system having distributed shared resources and deadlock prevention
    EP0375194B1|1995-08-23|Dual port RAM
    同族专利:
    公开号 | 公开日
    JPH0268649A|1990-03-08|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1990-03-22| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1990-03-22| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]